Please enable JavaScript.
Coggle requires JavaScript to display documents.
Microprocesseur (Assembleur (Constantes littérales (Nombres (Signé, Non…
Microprocesseur
Assembleur
Constantes littérales
Nombres
Signé
Non signé
A virgule fixe
A virgule flottant
Chaîne de caractères ASCII
Label
Mnémoniques
Liste d'opérandes
Commentaires
Code machine
Opcode
MSP430(X)
16 registres
PC, SP, SR
Constant generator (R2, R3)
Adressage
16 bits (MSP430)
20 bits (MSP430X)
Memory Address Bus / Memory Data Bus
ISA
27 Instructions physiques
Format II : single operand
Format I : double operand
Format III : saut (jumps)
24 Instructions émulées
Extended Instruction (MSP430X)
Cycles / instructions variables
Taille variable
ALU
8, 16, 20bits
7 Modes d'adressage
Source + Destination
Indexed x(Rn)
Symbolique x(PC)
Absolu (&Label)
Register (RnI)
Source uniquement
Indirect with autoincrement : @ Rn+
Incrément de 1 si byte
Incrémente de 2 si word
Immediate #Number
Registre indirect : @ Rn
Architectures
Microarchitecture (couche 1)
CPU
ALU
Unité de contrôle
Registres
SP
Push
Pop
Status Register (SR)
Carry
Overflow
Zero
Negative
PC
Registres généraux
Architecture (couche 2)
RISC / CISC
CISC
Manipulation complexe
Accès mémoire + opérations
Plusieurs cycles / instruction
Taille variable
Adressage complexe
Intel, AMD, ...
RISC
1 cycle/instruction
1 (voire 2) opération / instruction
Taille fixe
ARM, MIPS, SPARC
Harvard / Von Neumann
Harvard
Instructions et données séparées (2 mémoires)
Plus couteuse
Von Neumann
Instruction et données communes (1 mémoire)
La plus répandue
ISA (Jeu d'instruction)
Types d'instructions
Logiques et arithmétiques
Manipulation de registres
Accès mémoire
Flux (saut, branchement)
Vue de la machine par le programmeur
Mémoires
Espace d'adressage
RAM/ ROM
Endianness (little / big endian)
Circuits logiques (Couche 0)
Transistors
Registres
Mémoire
SRAM
DRAM
ROM
Flash
...
Analogique
Performances
MIPS
FLOPS
Algorigrammes