Please enable JavaScript.
Coggle requires JavaScript to display documents.
CPU (Architettura interna della CPU (Registro PC (Program Counter) (IR…
CPU
Architettura interna della CPU
Registro PC (Program Counter)
IR (instruction Registrer)
Registro interno che riceve il codice operativo dell'istruzione prelevata durante la fase di fetch
PSW (Process Status Word)
Registro interno dele flag. ciascun bit che lo compone si comporta come una bandierina di segnalazione che fornisce informazioni sul risultato operazione A-L.(Es bit ZF(zero flag), bit CF(Carry flag))
Registro interno accessibile parzialmente da programmatore che può usare per modificare flusso sequenziale del programma
Contiene indirizzo di memoria in cui si trova l'istruzione successiva da eseguire. registro di tipo puntatore
Unità di controllo (CU)
Blocco che invia comandi esecutivi all'ALU in base alla decodifica dell'istruzione, e decide l'incremento dell'indirizzo di memoria contenuto nel registro PC
Registri generali
Registri non specializzati, destinati a ospitare temporaneamente i dati in corso di elaborazione. Dato provenienti da memoria o altri registri
Registro MAR (Memory Address Registrer)
Registro interno collegato direttamente al BUS Indirizzi
Non visibile a programmatore e contiene indirizzi necessari alla sezione della cella di memoria oppure a dispositivi I/O
Registro MDR (Memory Data Registrer)
Registro interno collegato direttamente al BUS Dati attraverso un buffer bidirezionale tri-state
registro non visibile a programmatore e contiene dati che la CPU vuole inviare o ricevere dalla memoria o da dispositivi I/O
BUS di controllo
BUS Indirizzi
BUS Dati
Registri interni
Un registro paragonabile a una lavagna dove viene scritta un'informazione per un breve periodo di tempo
Diversamente da celle di memoria, non possiedono un indirizzo ma un nome specifico
ALU
Blocco che esegue trasformazione su dati. Interviene su due operandi che possono essere contenuti nei registri interni o provenire da memoria attraverso MDR
Parte della CPU dedicata alle operazione aritmetiche/logiche, poichè tutte le operazioni sono codificate in forma numerica(binaria).
MotherBoard: NorthBridge e SouthBridge
Chipste
è un supporto funge da snodo tra CPU e periferiche, formato da due diversi circuiti integrati:
NorthBridge
affidate relazioni verso periferiche più veloci come RAM e processori per grafica, mediante i BUS PCI-express attraverso il FSB(Front SIde Bus)
SouthBridge
chiamato anche ICH (I/O Controller Hub), affidato scambio dati con tutto il resto, compresi controller dei dischi fissi, clock del sistema, porte I/O, slot PCI e ISA
Due chipset connessi tra loro mediante il BUS "ISB (Internal Side BUS)" .Infine attraverso il BUS LPC (Low PinOut Controller) vengono connessi al chipset SouthBridge alcuni dispositivi lenti come memorie Flash che contiene BIOS o porte seriali e parallele
Versioni pù recenti di schede madri e CPU prevedono BUS particolare, BSB (Black Side BUS), per collegare direttamente a CPU la memoria Cache di secondo livello
la velocità della CPU trasmette i dati al NorthBridge viene chiamato bandwidth (banda passante)
Microprocessore
: chip costituito da monocristallo di silicio puro
Svolge due funzioni fondamentali:
sovrintende tutte le operazioni del sistema, creando segnali per circuiti collegati
esegue calcoli logici e aritmetici
suddivisione due unità fondamentali
Unità di controllo (CU)
Unità di aritmetica logica (ALU)
inoltre contiene registri di memoria, per controllo dell'esecuzuione del' programma
Ciclo macchina
Fase 1
: prelevamento codice macchina dell' istruzione da memoria [Fetch dell' istruzione]
Fase 2
: istruzione trasferita in registro specifico (codificato) [Decode dell' istruzione]
Fase 3
: CPU emette segnali necessari al' esecuzione dell' istruzione (Fetch degli operandi)
Fase 4
: fase di Execute
Ogni ciclo macchina scandito da un temporizzatore o
clock
, cioè un oscillatore al quarzo che emette segnali a intervalli di tempo regolari [Hertz(Hz)]
Architetture RISC e CISC
due tecnologia di riferimento per costruzione di microprocessori
CISC (Complex Instruction Set Computer)
nati per necessità di avere un numero elevato di istruzioni diverse, anche complesse, per semplificare il compito dei programmatori e per disporre più programmi compatti
CPU CISC presente memoria ROM contenente serie di
microcodici
ciascuno permette di eseguire nel microprocessore stesso un'azione elementare
RISC (Reduced Instruction Set Computer)
Nati invece con forte riduzione del numero di istruzioni in modo da poter conciliare la velocità del microprocessore con l'esecuzione di queste
Scopo principale produrre processori ad alta velocità e con costo ridotto. Svantaggio sviluppati sistemi oprativi a minore diffusione rispetto a quelli CISC
Core
nucleo o nocciolo della CPU. Collegatoelettricamente ai pin contatto innestati nel socket
Anno 2005, produttori di processori resi conto che non era possibile innalzare le frequenze operative dei propri processori, e hanno deciso di puntare tutto sulle architetture che presentano più nuclei nello stesso package,
MultiCore Architectures
, sfruttando il parallelismo.
2007 debutto primi sistemi multi core, a 4 core (
QuadCore
), 2010 diventano 8 con tecnologia
Intel i7