Please enable JavaScript.
Coggle requires JavaScript to display documents.
組合邏輯
電機二仁
六號
吳清暘 (PLD簡介 (唯讀記憶體(ROM), 可程式化邏輯性(PLA), 可程式化陣列邏輯(PAL)),…
組合邏輯
電機二仁
六號
吳清暘
-
加法器
加法器（英語：adder）是一種用於執行加法運算的數位電路部件，是構成電子計算機核心微處理器中算術邏輯單元的基礎。在這些電子系統中，加法器主要負責計算地址、索引等數據。除此之外，加法器也是其他一些硬體，例如:二進位數乘法器的重要組成部分。
-
-
-
-
-
多工器
多工器（Multiplexer）縮寫MUX；或稱資料選擇器（Data Selector）功能圖如下，它乃利用資料選擇線So至 Sn-1，來選擇資料輸入線Do至Dp21-4-1.gif (80 個位元組)的其中一條，將此條資料送至輸出端Y。
-
解多工器
解多工器（Demultiplexer）縮寫DMUX；或稱資料分配器（Data-Distributor），功能圖如下，它乃利用資料選擇線So至Sn-1，來選擇資料輸出端Yo至Yp21-4-1.gif (80 個位元組)的其中一條，將輸入資料由此輸出。
-
-
-
