Please enable JavaScript.
Coggle requires JavaScript to display documents.
電機二仁33謝承祐 第六章組合邏輯電路之設計及應用 (加法器 (半加器 (只能處理一位元之二進位運算， 半加法器有二輸入：被加數、加 …
電機二仁33謝承祐
第六章組合邏輯電路之設計及應用
組合邏輯電路
之設計步驟
組合邏輯電路是由輸入變數、
輸出變數及邏輯閘組合而成之電路
加法器
半加器
只能處理一位元之二進位運算，
半加法器有二輸入：被加數、加
數；二個輸出：和進位。
全加器
有三個輸入變數：被加數、加數、
前一級進位數入；二個輸出：總和
、進位。若前一級之進位位元為0，
則其規則與半加法器相同。
編碼器
編碼器之工作與解碼器相反，是將
2n種可能之輸入轉換為n個二進位
輸出之邏輯電路。
BCD加法器
因BCD碼為四位元的二進碼，
所以BCD加碼器可用四位元加
法器來完成；但必須加以修正
因為當相加之和超過9時，必須
加6（0110）予以修正。
解碼器
編碼器是將多進制碼轉換為二進制碼
的電路；解碼器則是將二進制碼轉換
為多進制碼的電路。
多工器
是一邏輯電路‘可接受多個資料輸
入，並且在同一個時間內只允許
一個資料輸出；至於哪一個輸入
資料背被傳送到輸出端，則由選
擇線決定，因此多工器又稱為選
擇器。
解多工器
之作用恰與多工器相反，具有
一條輸入線及n條輸出線、log2
n(=m)條選擇線。
比較器
在數位系統中常將資料拿來比較，
探討它們之間的大小關係。
PLD簡介
目前商用的PLD元件主要有三種：ROM、PLA、PAL。
減法器
半減器
為執行單一位元相減以的差值
之組合邏輯電路。有二個輸入
：被減數，減數；二個輸入：
差、借位。
全減器
有三個輸入端：A為被減數
、B為減數、BI為前一級借
位輸入；兩個輸出端：D為
差、Bo為借位輸出。
