Please enable JavaScript.

Coggle requires JavaScript to display documents.

組合邏輯電路之設計及應用 (PLD比較 (唯讀記憶體 (正常操作下儲存的資料不能做改變), 可程式化邏輯陣列, 可程式化陣列邏輯),…

- - - - 被加數
      - 加數
    - - 和
      - 進位
  - - - 被加數
      - 加數
      - 前一級進位輸入
    - - 總和
      - 進位
- - - - 被減數
      - 減數
    - - 差
      - 借位
  - - - A為被減數
      - B為減數
      - BI為前一級借位輸入
    - - D為差
      - BO為借位輸出