Please enable JavaScript.
Coggle requires JavaScript to display documents.
組合邏輯 電機二仁7號呂冠威 (BCD加法器 (當相加之和超過9時，必須加6(0110)予以修正, 使用四位元加法器來執行BCD加法運算 …
組合邏輯
電機二仁7號呂冠威
BCD加法器
當相加之和超過9時，必須加6(0110)予以修正
使用四位元加法器來執行BCD加法運算
時，必須有修正電路來執行修正工作
BCD碼為四位元的二進碼，所以BCD
加法器可用四位元加法器來完成
多工器
是一邏輯電路，可接受多個資料輸入，並且在同一時間內只允許一個資料輸出；至於哪一個輸入資料被傳送到輸出端，則由選擇線決定
一般型多工器，有n條輸入線、一條
輸出線及m=㏒2n條選擇線
多工器種類
2對1線多工器
4對1線多工器
8對1線多工器
解碼器
是將二進制碼轉換為多進制碼的電路
是將n位元之二進位輸入碼轉變為最多2^n個單
一輸出之組合邏輯電路，它有n個輸入及m個輸
出(m≦2^n)，稱n×m(或稱n對m線)解碼器
解碼器種類
3對8線解碼器
4對16線解碼器
2對4線解碼器
BCD對十進位解碼器
1對2線解碼器
BCD對七段顯示碼解碼器
編碼器
具有m個輸入變數，n個輸出變數的編碼器稱為m×n編
碼器，故完全之編碼器實現2^n線對n線之編碼
編碼器種類
4對2線編碼器
8對3線編碼器
BCD編碼器
將2^n種可能之輸入轉換為n個二進位輸出之邏輯電路
解多工器
選擇線將n條輸出線中選擇一條來讓輸入信號D通過
，故稱為1對n解多工器，亦可稱為1對n資料分配器
具有一條輸入線及n條輸出線、㏒2n(=m)條選擇線
解多工器種類
1對4線解多工器
1對8線解多工器
1對2線解多工器
PLD簡介
可程式化陣列邏輯(PAL)
AND閘陣列可進行程式化處理；而OR閘陣列則是固定的
具有4個輸入、3個輸出的PAL架構，每個輸出OR閘有四個由AND陣列閘輸出的輸入項
每個AND閘的輸出只連接到一個OR閘的輸入，所以不容易進行積項的共用；但由於PAL指需要對AND閘陣列進行規劃，可以減少處理時程
可程式化邏輯陣列(PLA)
解碼器被一個AND陣列取代，它實現了所選擇輸入變數的積項；OR陣列用來將那些形成輸出函數的積項OR在一起；所以PLA實現了積項之和的表示式，而ROM直接實現真值表
唯讀記憶體(ROM)
EPROM
使用者能自行規劃後，以較高之電壓(10V~25V)將資料
燒錄到記憶體，也能從記憶體讀取資料
若要抹去其內容，可利用紫外線照射晶片上的透明窗15~30分鐘，即可清除其資料；然後即可再自行規劃燒錄新的資料
PROM
只能燒錄一次，燒錄資料後則無法清除
或在燒錄，只能讀取記憶體的內容
遮罩式ROM
只能讀取其內容，而無法改寫或抹除其內容
EEPROM，E^2PROM
能用較高之電脈衝方式將資料寫入，也能從記憶體中讀取資料；若要抹去其內容，只要加上反相高電壓即可
加法器
全加器
有三個輸入變數：被加數、加數、前一級進位輸入
二個輸出：總和、進位
若前一級之進位位元為0，則其規則與半加法器相同
半加器
只能處理單一位元之二進位運算
有兩個輸入：被加數、加數
有兩個輸出：和、進位
減法器
全減器
有三個輸入端：Ａ為被減數、Ｂ為減數、BI為前一級借位輸入
兩個輸出端：Ｄ為差、BO為借位輸出
由兩個半減器及一個RO閘組合而成
半減器
有二個輸出：差、借位
為執行單一位元相減以得差值之組合邏輯電路
有二個輸入：被減數、減數
設計步驟
較繁雜
將問題的敘述用文字描述出來
由問題中確定輸入變數與輸出變數的個數
指定輸入及輸出變數的符號
根據問題說明，轉換成輸入變數與輸出變數之間關係之真值表
將真值表轉換成布林函數標準積項之和(或標準和項之積)
利用布林函數的定理或是卡諾圖法，化簡布林函數為最簡式
畫出邏輯電路圖
簡單的說
布林代數的化簡
組合邏輯的完成
真值表的建立
比較器