Please enable JavaScript.
Coggle requires JavaScript to display documents.
第6章 組合邏輯電路之設計及應用 (6-1 組合邏輯電路之設計步驟 (確實瞭解電路需求，知道輸入端有幾個，輸出端有幾個。,…
第6章 組合邏輯電路之設計及應用
-
-
-
-
-
6-10 PLD簡介
PAL
可程式設計化陣列邏輯（英語：Programmable Array Logic, PAL），是一種以CMOS的設計技術設計的可程式設計邏輯器件
-
-
-
6-3 減法器
半減器
半減器(half subtractor, HS)為執行單一位元相減以得差值之組合邏輯電路
-
-
-
-
-