Please enable JavaScript.
Coggle requires JavaScript to display documents.
5. Základní principy PC II (Principy práce procesoru (mezipaměť = cache…
5. Základní principy PC II
Kombinační obvody
stav na vstupu nezávisí na předchozích hodnotách
X paměť předchozích stavů X
kombinace - pravdivostní tabulka / log. výrazy (hradla)
invertor
y = x̄
AND
y = x1 . x2
OR
y = x1 + x2
NAND
NOR
XOR
nonekvivalence (1 pokud se hodnoty liší)
Sekvenční obvody
klopný obvod RS
vstup
R (reset)
R = 1 --> Q = 0
S (set)
S = 1 --> Q = 1
trigger = řídící synchro. signál
R = 1 a S = 1 --> zakázaný stav (dnes jako jiný)
R = 1 a S = 0 --> pamatuje si minulý výstup
přechod R/S z 0 na 1--> není jasné, do kterého stavu se překlopí
řízený 1/0
obv. ze 2 hradel NAND
RS se synchronizací
základ dalších obv.
změna pouze, pokud signál
řízení: hladinami (0/1) nebo hranami (sest/vzest) signálu
klopný obvod D
= doplnění RS se sychr. o invertor mezi vstupy
možné stavy - 2
vždy řízen synchronizací
realizace 1b paměti (impulz -> zapamatování vstupu)
klopný obvod JK
J nastavuje 1
K nastavuje 0
J = 1 a K = 1 --> negace aktuálního stavu
eliminace zakázaného stavu
pouze synchronní
typické sekvenční obvody
posuvný (sériový) registr
posouvá info ze vstupu D na výstupy 0-n
1 takt signálu --> posun info o 1 klopný obvod
čítač
počítá/odpočítává počet daných událostí/procesů
synchr. hodinami
tranzistory --> log. obvody --> klopné obvody --> složitější --> ... --> procesory (aj.)
+
sériová sčítačka, střádač (paral. registr),...
elektronický obvod
části
kombinační
paměťová (vnitřní stav)
komb. obv. + zp. vazba = bistabilní klopný obv.
typicky
RS
synchronní
změna při synchr. signálu (hodiny)
asynchronní
změna vstupu se promítne ihned
Von Neumannova arch.
*
kolem 1946
principy univerzálního PC
5 hlavních modulů
OP
uchovánzprac. programu, dat a výsledků
ALJ
všechny ar. a log. operace (sčítačky, násobičky, komparátory)
řadič
řídí pom. řídících signálů - zasílány modulům + stavová hlášení
V/V zařízení
posloupnosti instrukcí - vyj. binárně
uchovány v paměti na místech ozn. adresami
instr. podmíněného/nepodm. skoku
změna pořadí instrukcí
zpracování dat probíhá samočinně
Principy práce procesoru
základní frevence
=
takt procesoru
strojový cyklus
př. 2 takty
=
čas potřebný k zápisu/čtení z/do paměti
instrukční cyklus
=
čas potřebný pro výběr a provedení instrukce
součásti procesoru
řadič
=
řídící jednotka
sada registrů
uchovává operandy a mezivýsledky
obecné (univ., pracovní)
velikost = charakt. procesoru
řídící
adres instrukcí, stavové, index,...
1/více ALJ
ar./log. operace
(+ FPU - operace s plovoucí čárkou)
dělení procesorů
délka operandu v bitech
šířka operandu, který imí pr. zpracovat v 1 kroku
16/32/64b
struktura
RISC
větší instr. --> miktroinstrukce
pipeling
CISC
plná sada
větší instr. --> jako celek
jednoduché, jednočipový miktroPC, DSP
počet jader
=
synchronní stroj říděný řadičem
frekcence jádra
MIPS
v praxi nesrovnávat
vyr. paměť = buffer
data jí procházejí
může splývat s cache
mezipaměť = cache
uchování dat pro rychlejší přístup
úrovně
L2
pomalejší
256-512kB/jádro
L3
desítky MB
pro všechna jádra společná
L1
nejrychlejší
32/128kB/jádro
vyrovnává rychlost přístupu
kvalitní tranzistory
blíže procesoru než OP
dělení
SW
programové vymezení části OP pro potřebu vyrovnávací pam.
př.: disková cache
HW
v řadících jednotkách
v procesoru
L1
součást procesoru (= rychlost), malá kap.
L2
mezi procesorem a OP
fáze
výběr instrukce
řídí registr (čítač instr., PC, IC)
registry: A (8b), PC (16b)
paměť
PC v dvojkovém doplňovém kódu
Přerušení
obsluha
signalizace do procesoru
pokud povoleno --> dokončení úlohy/instr.
uložení adresy následující instr. na zásobník
dle tabulky přerušení: obsluha přerušení --> stav procesoru jako před
instr. návrat RET (ze zásobníku návr. adresa) --> násl. instr.
přerušená úloha (krom spoždění) nic nepozná
typy
vnější (HW)
původní
obshula HW (V/V zař.)
asynchronně
bez ohledu na souč. úlohu
řadič přerušení
vnitřní
vyvolá procesor
chyby při provádění instr.
př.: dělení 0, porušení ochrany pěmti, výpadek stránky,...
synchronní SW
spec. stroj. instr. INT
vyvolání služeb OS z běžícího procesu (systémové volání)
synchronní (záměrně, umístění instr. přímo do programu)
implementace
HW
SW
metoda pro synchronní obsluhu událostí
procesor přeruší sled instr.
vykoná obsluhu přerušení
pokračuje v předchozí činnosti